Verilog關鍵詞的條件語句實例詳解
更新時間：2023年04月11日 11:46:12 作者：向陽逐夢
這篇文章主要為大家介紹了Verilog關鍵詞的條件語句實例詳解，有需要的朋友可以借鑒參考下，希望能夠有所幫助，祝大家多多進步，早日升職加薪
關鍵詞：if，選擇器
條件語句
條件（if）語句用于控制執(zhí)行語句要根據(jù)條件判斷來確定是否執(zhí)行。
條件語句用關鍵字 if 和 else 來聲明，條件表達式必須在圓括號中。
條件語句使用結(jié)構(gòu)說明如下：
if (condition1) true_statement1 ; else if (condition2) true_statement2 ; else if (condition3) true_statement3 ; else default_statement ;
- if 語句執(zhí)行時，如果 condition1 為真，則執(zhí)行 true_statement1 ；如果 condition1 為假，condition2 為真，則執(zhí)行 true_statement2；依次類推。
- else if 與 else 結(jié)構(gòu)可以省略，即可以只有一個 if 條件判斷和一組執(zhí)行語句 ture_statement1 就可以構(gòu)成一個執(zhí)行過程。
- else if 可以疊加多個，不僅限于 1 或 2 個。
- ture_statement1 等執(zhí)行語句可以是一條語句，也可以是多條。如果是多條執(zhí)行語句，則需要用 begin 與 end 關鍵字進行說明。
下面代碼實現(xiàn)了一個 4 路選擇器的功能。
module mux4to1(
input [1:0] sel ,
input [1:0] p0 ,
input [1:0] p1 ,
input [1:0] p2 ,
input [1:0] p3 ,
output [1:0] sout);
reg [1:0] sout_t ;
always @(*) begin
if (sel == 2'b00)
sout_t = p0 ;
else if (sel == 2'b01)
sout_t = p1 ;
else if (sel == 2'b10)
sout_t = p2 ;
else
sout_t = p3 ;
end
assign sout = sout_t ;
endmodule
testbench 代碼如下：
`timescale 1ns/1ns
module test ;
reg [1:0] sel ;
wire [1:0] sout ;
initial begin
sel = 0 ;
#10 sel = 3 ;
#10 sel = 1 ;
#10 sel = 0 ;
#10 sel = 2 ;
end
mux4to1 u_mux4to1 (
.sel (sel),
.p0 (2'b00), //path0 are assigned to 0
.p1 (2'b01), //path1 are assigned to 1
.p2 (2'b10), //path2 are assigned to 2
.p3 (2'b11), //path3 are assigned to 3
.sout (sout));
//finish the simulation
always begin
#100;
if ($time >= 1000) $finish ;
end
endmodule
仿真結(jié)果如下。
由圖可知，輸出信號與選擇信號、輸入信號的狀態(tài)是相匹配的。
事例中 if 條件每次執(zhí)行的語句只有一條，沒有使用 begin 與 end 關鍵字。但如果是 if-if-else 的形式，即便執(zhí)行語句只有一條，不使用 begin 與 end 關鍵字也會引起歧義。
例如下面代碼，雖然格式上加以區(qū)分，但是 else 對應哪一個 if 條件，是有歧義的。
if(en)
if(sel == 2'b1)
sout = p1s ;
else
sout = p0 ;
當然，編譯器一般按照就近原則，使 else 與最近的一個 if（例子中第二個 if）相對應。
但顯然這樣的寫法是不規(guī)范且不安全的。
所以條件語句中加入 begin 與 and 關鍵字就是一個很好的習慣。
例如上述代碼稍作修改，就不會再有書寫上的歧義。
if(en) begin
if(sel == 2'b1) begin
sout = p1s ;
end
else begin
sout = p0 ;
end
end以上就是Verilog關鍵詞的多條件語句實例詳解的詳細內(nèi)容，更多關于Verilog關鍵詞條件語句的資料請關注腳本之家其它相關文章！
相關文章
本文僅僅從技術角度討論電子書反編譯問題，請勿將之用于侵犯版權等等非法目的，或損害他人利益。如果您對此感到失望，請勿繼續(xù)閱讀。2008-07-07
今天的內(nèi)容比較重要。循環(huán)的，課后作業(yè)還在研究中，出來答案后會貼到最后。2010-12-12
專題名稱：IIS日志清理專題,CMD版,VBS版,JS版,WSH版2008-06-06
這篇文章主要介紹了Verilog??8?種編譯指令使用詳解2023-04-04
今天收獲還是比較多的。 半個小時的教程看了將近3個小時2010-12-12
從昨天開始看Shell的教程到現(xiàn)在已經(jīng)兩天了?，F(xiàn)在把記錄的筆記發(fā)出來，目前是很亂，主要是留給自己看看，后續(xù)等差不多了會整理統(tǒng)一發(fā)布出來。2010-12-12
調(diào)試JScript/VBScript的方法...2007-03-03
好帖子，正好解決了我的遇到的瓶頸問題，收藏一下2009-07-07
這篇文章主要介紹了bat腳本輸出日志的方法,本文給大家介紹的非常詳細，具有一定的參考借鑒價值，需要的朋友可以參考下2019-08-08
本篇文章主要介紹了RouterOS實現(xiàn)自動禁止過期帳號的腳本，小編覺得挺不錯的，現(xiàn)在分享給大家，也給大家做個參考。一起跟隨小編過來看看吧2007-12-12