本書使用Altera公司的CycloneⅣFPGA器件，由淺入深地引領(lǐng)讀者從嵌入式系統(tǒng)設(shè)計的大處著手，玩轉(zhuǎn)軟核處理器NiosⅡ?；谔囟ǖ腇PGA實驗平臺，既有足夠的理論知識深度作支撐，也有豐富的例程進(jìn)行實踐學(xué)習(xí)，并且穿插著筆者多年FPGA學(xué)習(xí)和開發(fā)過程中的各種經(jīng)驗和技巧。對于希望快速入手嵌入式系統(tǒng)軟硬件開發(fā)的初學(xué)者，以及希望從系統(tǒng)層面提升嵌入式開發(fā)能力的學(xué)習(xí)者，本書都是很好的選擇。

目錄

第1章基于NiosⅡ處理器的嵌入式系統(tǒng)
1．1片上系統(tǒng)概述
1．2NiosⅡ的優(yōu)勢在哪里
1．3基于NiosⅡ處理器的FPGA開發(fā)流程
第2章實驗平臺“勇敢的芯”板級電路詳解
2．1板級電路整體架構(gòu)
2．2電源電路
2．3復(fù)位與時鐘電路
2．3．1關(guān)于FPGA器件的時鐘
2．3．2關(guān)于FPGA器件的復(fù)位
2．3．3實驗平臺電路解析
2．4FPGA下載配置電路
2．5SRAM接口電路
2．6ADC/DAC芯片電路
2．7UART接口電路
2．8RTC接口電路
2．94×4矩陣按鍵電路
2．10VGA顯示接口電路
2．11蜂鳴器、數(shù)碼管、流水燈、撥碼開關(guān)電路
2．12超聲波接口、外擴(kuò)LCD接口電路
第3章Qsys系統(tǒng)創(chuàng)建
3．1Qsys系統(tǒng)概述
3．2Qsys總線互連
3．3QuartusⅡ工程創(chuàng)建
3．4進(jìn)入Qsys系統(tǒng)
3．5Qsys界面簡介
3．6新建Qsys系統(tǒng)
3．7保存Qsys系統(tǒng)
3．8加載Qsys系統(tǒng)
勇敢的芯伴你玩轉(zhuǎn)NiosⅡ
第4章Qsys通用組件添加與互連
4．1時鐘組件添加與設(shè)置
4．2NiosⅡ處理器添加與設(shè)置
4．3RAM組件添加與配置
4．4NiosⅡ處理器復(fù)位向量與異常向量地址設(shè)置
4．5SystemID組件添加與配置
4．6JTAGUART組件添加與配置
4．7Timer組件添加與配置
4．8UART組件添加與配置
4．9蜂鳴器PIO組件添加與配置
4．10撥碼開關(guān)PIO組件添加與配
第5章Qsys互連總線概述
5．1嵌入式系統(tǒng)的總線
5．2Avalon?MM總線
5．2．1Avalon?MM總線寫數(shù)據(jù)操作實例解析
5．2．2Avalon?MM總線讀數(shù)據(jù)操作實例解析
5．3Avalon?ST總線
第6章Qsys自定義組件設(shè)計
6．1數(shù)碼管組件
6．1．1功能概述
6．1．2配置寄存器說明
6．1．3組件創(chuàng)建與配置
6．1．4組件添加與配置
6．1．5組件互連與引出
6．2ADC組件
6．2．1功能概述
6．2．2配置寄存器說明
6．2．3組件創(chuàng)建與配置
6．2．4組件添加與配置
6．2．5組件互連與引出
6．3DAC組件
6．3．1功能概述
6．3．2配置寄存器說明
6．3．3組件創(chuàng)建與配置
6．3．4組件添加與配置
6．3．5組件互連與引出
6．4超聲波測距組件
6．4．1功能概述
6．4．2配置寄存器說明
6．4．3組件創(chuàng)建與配置
6．4．4組件添加與配置
6．4．5組件互連與引出
6．5RTC組件
6．5．1功能概述
6．5．2配置寄存器說明
6．5．3組件創(chuàng)建與配置
6．5．4組件添加與配置
6．5．5組件互連與引出
6．6矩陣按鍵組件
6．6．1功能概述
6．6．2配置寄存器說明
6．6．3組件創(chuàng)建與配置
6．6．4組件添加與配置
6．6．5組件互連與引出
第7章Qsys系統(tǒng)生成
7．1中斷連接
7．2地址分配
7．3系統(tǒng)生成
7．4Qsys系統(tǒng)例化模板
第8章QuartusⅡ工程設(shè)計實現(xiàn)
8．1Verilog頂層文件設(shè)計
8．2語法檢查
8．3引腳分配
8．4系統(tǒng)編譯
第9章軟件開發(fā)工具EDS
9．1EDS軟件開啟
9．2BSP工程創(chuàng)建
9．3開啟BSPEditor
9．4BSPEditor設(shè)置
9．5BSP工程編譯
9．6工程創(chuàng)建
9．7C代碼源文件創(chuàng)建
9．8軟件應(yīng)用工程編譯
9．9移除當(dāng)前工程
9．10加載工程
9．11移植工程
第10章軟件實驗例程
10．1NiosⅡ?qū)嵗瓾elloNIOSII
10．1．1軟件功能概述
10．1．2軟件代碼解析
10．1．3板級調(diào)試
10．2NiosⅡ?qū)嵗甋ystemID與Timestamp
10．2．1軟件功能概述
10．2．2軟件代碼解析
10．2．3板級調(diào)試
10．3NiosⅡ?qū)嵗澍Q器定時鳴叫
10．3．1軟件功能概述
10．3．2軟件代碼解析
10．3．3板級調(diào)試
10．4NiosⅡ?qū)嵗畵艽a開關(guān)輸入GIO控制
10．4．1軟件功能概述
10．4．2軟件代碼解析
10．4．3板級調(diào)試
10．5NiosⅡ?qū)嵗攵〞r數(shù)碼管顯示
10．5．1軟件功能概述
10．5．2軟件代碼解析
10．5．3板級調(diào)試
10．6NiosⅡ?qū)嵗瓺AC遞增輸出
10．6．1軟件功能概述
10．6．2軟件代碼解析
10．6．3板級調(diào)試
10．7NiosⅡ?qū)嵗瓵DC采集打印
10．7．1軟件功能概述
10．7．2軟件代碼解析
10．7．3板級調(diào)試
10．8NiosⅡ?qū)嵗甎ART收發(fā)
10．8．1軟件功能概述
10．8．2軟件代碼解析
10．8．3板級調(diào)試
10．9NiosⅡ?qū)嵗甊TC?UART時間打印
10．9．1軟件功能概述
10．9．2軟件代碼解析
10．9．3板級調(diào)試
10．10NiosⅡ?qū)嵗甊TC?UART時間重置
10．10．1軟件功能概述
10．10．2軟件代碼解析
10．10．3板級調(diào)試
10．11NiosⅡ?qū)嵗暡y距
10．11．1軟件功能概述
10．11．2軟件代碼解析
10．11．3板級調(diào)試
10．12NiosⅡ?qū)嵗管嚴(yán)走_(dá)
10．12．1軟件功能概述
10．12．2軟件代碼解析
10．12．3板級調(diào)試
10．13NiosⅡ?qū)嵗仃嚢存I值采集
10．13．1軟件功能概述
10．13．2軟件代碼解析
10．13．3板級調(diào)試
10．14NiosⅡ?qū)嵗仃嚢存I可調(diào)的ADC/DAC實例
10．14．1軟件功能概述
10．14．2軟件代碼解析
10．14．3板級調(diào)試
10．15NiosⅡ?qū)嵗嬎闫?br /> 10．15．1軟件功能概述
10．15．2軟件代碼解析
10．15．3板級調(diào)試
第11章FPGA器件的代碼固化
11．1嵌入式軟件HEX文件生成
11．2程序存儲器初始化文件加載
11．3JIC燒錄文件生成
11．4JTAG燒錄配置